Post-doctorant en conception numérique et optimisation de microprocesseur (H/F)

     
Employer
Published
WorkplaceGrenoble, Rhône-Alpes, France
Category
Position

Description

CNRS - Portail emploi recrutement

  • Les annuaires de l’organisme
  • Travailler au CNRS
  • Français
  • English


Portail > Offres > Offre UMR8191-GREDIP-002 - Post-doctorant en conception numérique et optimisation de microprocesseur (H/F)

Post-doctorant en conception numérique et optimisation de microprocesseur (H/F)

Cette offre est disponible dans les langues suivantes :
Français - Anglais

Faites connaître cette offre !

Informations générales

Référence : UMR8191-GREDIP-002
Lieu de travail : GRENOBLE
Date de publication : jeudi 7 novembre 2019
Type de contrat : CDD Technique/Administratif
Durée du contrat : 24 mois
Date d’embauche prévue : 1 juin 2020
Quotité de travail : Temps complet
Rémunération : 2650¤ - 3050¤
Niveau d’études souhaité : Doctorat
Expérience souhaitée : Indifférent

Missions

Le domaine des circuits intégrés microélectronique a été fortement impacté par l’avènement de l’Internet des Objets (IoT) et va continuer de s’étendre dans le futur. Les contraintes sont fortes, particulièrement en termes de consommation et d’autonomie, pas seulement pendant les phases de calcul mais également pendant les phases inactives. Le comportement des circuits devra respecter des contraintes liées aux variations dans l’environnement énergétique, au réveil automatique sur évènement, au stockage de données et à l’alimentation à très faible tension. L’insertion de non-volatilité est dorénavant indispensable pour atteindre ces objectifs. La mémoire MRAM (Magnetic RAM) a été identifiée comme une candidate potentielle. Aujourd’hui, la plupart des efforts de recherche sont concentrés sur les STT-MRAM (Spin Transfer Torque MRAM), dispositifs très dense à 2 terminaux. Une nouvelle génération semble être aussi très prometteuse pour les prochaines années. Cette mémoire est la SOT-MRAM (Spin Orbit Torque MRAM), pour laquelle Spintec a une grande connaissance et maîtrise. Comparativement à la STT-MRAM, la SOT-MRAM comporte 3 terminaux ce qui permet d’avoir le chemin de lecture différent du chemin d’écriture, ce qui implique une augmentation de la fiabilité et de l’endurance du dispositif. Un des objectifs de ce projet est l’implémentation de ces solutions en technologie 28nm FD-SOI. Le FD-SOI est aujourd’hui une des solutions énergétiquement efficaces, notamment à travers ses possibilités de polarisation de substrat.
- La principale tâche de ce poste sera de concevoir et implémenter un processeur non-volatil ultra-basse consommation sur une technologies très avancée comme le 28nm FDSOI - Les codes RTL du processeur seront fournis par les partenaires du projet. Cependant, des modifications stratégiques de l’architecture et/ou de son implémentation seront considérées pour tirer parti au mieux des aspects non-volatils et FDSOI. La non-volatilité sera basée sur l’utilisation des STT-MRAM et des SOT-MAM à partir de cellules standards développées par les partenaires dans le cadre de ce projet NV-APROC.

Activités

- Le candidat peut être soit un ingénieur en conception numérique doté d’une expérience de 1 à 4 ans soit un post-doctorant.
- Le candidat devra tout d’abord modifier les codes sources du microprocesseur afin de respecter l’architecture qui sera définie durant les premiers mois du projet.
- Ensuite le candidat développera, avec l’aide de l’équipe Spintronics IC Design, un flot de conception spéc pour réaliser les différentes simulations nécessaires, la synthèse et le placement/routage en utilisant les cellules standards décrites ci-dessus.
- Enfin ce processeur sera simulé, synthétisé et placé/routé avec des contraintes de consommation fortes afin d’atteindre les objectifs du projet.

Compétences

- De solides connaissances des architectures de microprocesseur sont requises ainsi qu’une maîtrise de la conception de circuit numérique, synthèse et placement/routage.
- Dans la mesure ou le but global est de concevoir un circuit très faible consommation, une connaissance des techniques de clock/power gating serait appréciées.

Contexte de travail

Le candidat sera intégré à l’équipe Spintronics IC Design du laboratoire SPINTEC sous les tutelles CNRS/CEA/UGA à Grenoble, qui pourra lui apporter toute son expérience sur la conception hybride CMOS/MRAM, en collaboration étroite avec les équipes des laboratoires LIRMM et CEA-LETI/DACLE.

Web

In your application, please refer to myScience.fr and reference JobID 17796.

This site uses cookies and analysis tools to improve the usability of the site. More information. |